华为在10月13日的麒麟媒体沟通会上，首次公开了麒麟9050 Pro的详细架构图。

从公布的清单看，这颗芯片搭载了新一代灵犀CPU、马良GPU、达芬奇NPU、麒麟AI ISP，同时集成了灵犀微核、FFTS函数流任务调度器、Balong AI Modem、音视频处理器和安全处理器。华为半导体业务无线终端芯片产品管理部部长徐松余把这套组合称为“逻辑折叠韬芯片”的核心框架。

CPU是信息最密的部分。灵犀CPU采用九核异构设计，1+6+2三丛集布局：一颗3.1GHz大核，六颗2.2GHz中核，两颗1.75GHz小核，支持超线程，9个物理核心对应16个线程，多核性能相比上代提升23%。从裸片标注图看，CPU被拆成两个独立集群分置在GPU两侧，这种非对称布局在麒麟芯片里是第一次出现。

架构图背后是物理层面的变化。麒麟9050 Pro把计算单元和缓存拆成了两颗Die：一颗计算Die承载CPU、GPU、NPU、ISP、DSP和基带，另一颗SRAM Die承载各级缓存。两颗Die尺寸相同，都是11.13mm×10.84mm，面积约120.65mm²。

两颗Die通过垂直铜对铜混合键合直接贴合，间距约1.5微米，实现了500万个信号传输键合，跨Die传输带宽达到125TB/秒。缓存被“折”到计算单元正下方，Load/Store指令可以直接“面对面”访问缓存，关键路径时延减少了30%，时钟缓冲器数量降低了55%。

GPU是六核Maleoon 955，主频1056MHz，性能提升40%，支持硬件级光线追踪。NPU是四核达芬奇架构，性能提升140%，可在端侧运行30B参数的MoE大模型。ISP方面，华为称这是业界首个2亿高像素融合ISP，像素吞吐率提升2倍，支持18EV高动态范围。

晶体管密度是这颗芯片最常被引用的数字：每平方毫米2.38亿颗，较上代提升55%。但这个55%是两颗Die等效叠算后的结果。只看计算Die的逻辑单元密度，提升幅度是28%。两个数字都真实，口径不同。

徐松余在沟通会上说，逻辑折叠这条路未来还要面对工具链、工艺差异补偿、跨层互联开销等挑战，“没有哪家企业能独自解答所有答案”。#芯片 #科技资讯早知道 #鸿蒙 #互联网大厂 #华为