差分焊盘间隙：为什么要在参考平面下挖空？
在高速 PCB 设计中，我们小心控制沿走线上的差分阻抗。
但一切都在焊盘处发生变化——而这正是许多信号完整性问题开始的地方。
🟡 为什么要在差分焊盘下创建间隙（挖空）？
当差分走线过渡到焊盘时：
🔹 铜面积突然增加
🔹 焊盘直接位于完整的接地平面之上
🔹 到参考平面的寄生电容增加
更多电容 = 更低阻抗 → 局部阻抗下降。
这种下降可能导致：
❌ 反射
❌ 眼图退化
❌ 高速链路中增加抖动
解决方案：挖空焊盘下方的接地平面。
这会减少寄生电容并恢复阻抗连续性。
这不是为了隔离地，而是为了补偿焊盘引起的阻抗下降。
🟡 为什么必须在下方存在另一个接地层？
如果你直接在焊盘下挖空 L2，信号会暂时失去其最近的参考。
👉 如果挖空 L2 → L3 必须保持为完整的接地参考
👉 如果挖空 L2 和 L3 → L4 必须是完整的
中断的返回路径远比阻抗下降本身更糟糕。
返回路径连续性始终优先。
🟡 何时需要挖空？
并非每个接口都需要它。当以下情况发生时，间隙变得关键：
✔️ 数据速率 >5 Gbps（典型阈值）
✔️ 焊盘尺寸相对于走线宽度较大
✔️ 介质厚度较小
✔️ 需要严格的阻抗公差
对于低速信号，这种影响通常可以忽略不计。
🟡 为什么模拟间隙尺寸？
太小 → 电容减少不足
太大 → 阻抗过冲
太激进 → EMI 或结构问题
使用层叠数据和场求解器优化间隙直径——不是凭猜测。
📌 DFM 视角
过度碎片化的平面、过度的挖空或不一致的反焊盘定义可能：
🔸 增加制造复杂性
🔸 降低铜平衡稳定性
🔸 在生产中引入意外的阻抗变化
在仿真中有效但压制造公差的布局无法扩展到批量生产。
阻抗控制不仅仅关乎走线宽度——焊盘几何形状和参考平面的交互同样重要。
“好设计就是可制造的设计。”#pcb #高速信号 #电路设计