逻辑折叠打破传统堆叠范式，国产芯片走出差异化路径
3D封装与芯片互联并非新技术，但华为逻辑折叠具备开创性价值。区别于传统仅在芯片焊盘层级堆叠互联，该方案在标准单元（Standard Cell）阶段就采用硅基微型通孔TSV直连，布局阶段将前后级门电路分置两颗晶圆，面对面垂直导通，极大缩短走线距离，RC延时显著下降，运行频率与集成密度同步提升。
该路线不依赖EUV先进制程，依托现有7nm工艺即可实现跨代性能等效升级；但双层面对面堆叠存在散热难题，且必须合封后整体测试，良率管控压力突出，行业主要依靠冗余设计对冲风险。对比台积电成熟3D方案，本次在版图PR设计层面实现技术差异化突破，为国内制程受限环境下提供全新升级路线，利好中芯国际、华虹公司等本土晶圆厂商。
华虹公司(SH688347) 中芯国际(SH688981)
提示：内容仅为技术解读，不构成投资建议。