5 月 25 日，何庭波在 ISCAS 2026 国际会议上震撼发布中国首个半导体新定律 ——"韬 (τ) 定律"。以 "时间缩微" 替代 "几何缩微"，用逻辑折叠技术彻底绕开先进光刻机。今年秋季量产的麒麟 2026 芯片，将实现性能阶跃式提升，美国六年封锁一夜破防！

说到芯片，大家可能都听过“摩尔定律”。简单讲，过去几十年，芯片行业一直在做一件事：把晶体管越做越小。

晶体管小了，同样大小的芯片上就能塞进更多晶体管，性能自然就上去了。从90纳米、28纳米一路到现在的3纳米、2纳米，整个行业都在这条路上狂奔。

但这条路现在快走到头了。

一方面是物理极限，晶体管小到一定程度，再往下缩就不好使了。另一方面是成本，建一条3纳米的芯片生产线要花200亿美元起步，全球玩得起的公司一只手就数得过来。

华为的情况更特殊。因为美国的制裁，华为买不到最先进的EUV光刻机，7纳米以下的先进制程走不通了。这件事从2019年开始，到现在整整六年。

既然没办法把晶体管做得更小，那有没有别的办法让芯片跑得更快？

华为给出的答案就是“韬定律”。这个“韬”字，来自希腊字母τ，在物理学里代表时间常数，可以理解成信号在系统里跑一圈需要的时间。

以前大家拼的是“几何缩微”，把晶体管做小。华为的新思路叫“时间缩微”，不跟晶体管尺寸死磕，而是想办法让信号在芯片里跑得更快、走的路更短。信号跑得快了，同样的晶体管数量能干更多事，性能自然就上去了。

实现这个思路的核心技术叫“逻辑折叠”。

传统的芯片设计是平面的，就像一张地图上的道路。芯片越复杂，“道路”就越多、越绕，信号从一端传到另一端要走不少冤枉路，又费时间又耗电。

逻辑折叠的做法，是把原本平面的电路“折”起来，让原来隔得远的模块在立体空间里靠得更近，信号要走的路大大缩短了。

这不是实验室里的理论。

何庭波在会上公布了一个数字：过去六年，华为已经用这个思路设计并量产了381款芯片，覆盖通信、计算、终端、车载等各种领域。

381款，不是3款，不是38款。这说明华为不是今天才想起来做这件事，而是六年前被制裁之后就开始埋头干了，干到现在觉得可以拿出来说了。

更让人关注的是，何庭波宣布，今年秋季，华为将发布新一代麒麟手机芯片，完整采用逻辑折叠技术。

从公开的论文数据来看，这款芯片在固定工艺节点下，晶体管密度从每平方毫米155兆颗跃升到了238兆颗，增幅达到55%；性能核的功耗效率提升了41%，CPU主核频率回到了3.1GHz。

什么意思呢？就是在不依赖更先进光刻机的前提下，靠架构创新，芯片性能实现了大幅提升。

而且何庭波还给出了更长远的目标——预计到2031年，基于“韬定律”的高端芯片，晶体管密度将达到1.4纳米制程的同等水平。

1.4纳米是什么概念？台积电目前量产最先进的是3纳米，2纳米还在推进中，1.4纳米计划要到2028年前后才能量产。华为说的是，用不同的技术路径，到2031年做出同等密度的芯片。

这件事的意义在哪？

过去全球半导体行业的规则很简单：谁有最先进的光刻机，谁就能造出最好的芯片。美国花了六年时间，就是想用光刻机把中国芯片卡住。

但现在华为换了一条赛道——不跟你比谁的晶体管更小，而是比谁的系统设计更聪明、信号跑得更快。

彭博社在报道中说，如果华为能够大规模生产1.4纳米等效水平的芯片，那就打破了业界普遍认为“没有ASML的EUV光刻机就造不出5纳米以下芯片”的共识。

路透社也评论说，在美国制裁限制华为获得先进芯片制造工具的背景下，华为正在寻找一条不完全依赖晶体管继续缩小的新路径。

华为这条路能不能彻底走通，还需要时间来验证。但有一点已经可以确定了：美国的芯片封锁，非但没有把华为困住，反而逼出了一条全世界都没走过的新路。

正如路透社所说，华为在芯片领域的突破意义重大，因为前沿技术已经成为中国未来经济发展的重要支柱。而这一切，才刚开始。